Question
In a typical instruction pipeline, which stage is
responsible for fetching the next instruction from memory?Solution
Fetch
рддрд╛рд▓рд╛ рд╢рдмреНрдж рдХреМрди-рд╕рд╛ рд▓рд┐рдВрдЧ рд╣реИ ?
┬а"рдореИрдВрдиреЗ рдЖрдо рд▓реЗ рд▓рд┐рдпрд╛ рд╣реИред" рдХрд╛ рдмрд╣реБрд╡рдЪрди рдХреНрдпрд╛ рд╣реЛрдЧрд╛ ?
тАШ рдорд▓реНрд╣рд╛рд░ рдЕрд▓рд╛рдкрдирд╛тАШ рдореБрд╣рд╛рд╡рд░реЗ рдХрд╛ рдЙрдЪрд┐рдд рдЕрд░реНрде рдЪреБрдирд┐рдП ?
рдирд┐рдореНрдирд▓рд┐рдЦрд┐рдд рд╢рдмреНрдж рдХрд╛ рд╕рд╣реА рд╡рд┐рд▓реЛрдо рдЫрд╛рдБрдЯрд┐рдП -
рдЬрдВрдЧрдо
рд╣рдорд╛рд░реЗ (1) / рдЧрд▓реЗ рдореЗрдВ (2)/ рдкрдбрд╝реА (3) / рдереАрдВ (4) / рдкрд░рд╛рдзреАрдирддрд╛ рдХреА (5) рдмреЗрдбрд╝рд┐рдпрд╛рдБ (6) рдХя┐╜...
рдирд┐рдореНрдирд▓рд┐рдЦрд┐рдд рд╡рд┐рдХрд▓реНрдкреЛрдВ рдореЗрдВ рд╕реЗ рдЕ рд╕рд╛рдорд░реНрдереНрдп рд╣рд┐рддрд▓рд╛рдн рдкрд╛рд▓рд┐рд╕реА рд╢рдмреНрдж...
рдЬреЛ рднрд╛рд╡ рд╕реНрдерд╛рдпреА рднрд╛рд╡реЛ рдХреЛ рдкреБрд╖реНрдЯ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдЖрддреЗ рд╣реИрдВ рдФрд░ рддреБрд░рдВрдд рд▓реБя┐╜...
рдЬреЛ рдХрднреА рд╣рд╛рд░ рди рдорд╛рдиреЗ, рдЙрд╕реЗ рдХреНрдпрд╛ рдХрд╣рддреЗ рд╣реИрдВ?
рд╡рд┐рд▓реЛрдо рд╢рдмреНрдж рдХреА рджреГрд╖реНрдЯрд┐ рд╕реЗ рдХреМрди рд╕рд╛ рд╡рд┐рдХрд▓реНрдк рдЕрдиреБрдЪрд┐рдд рд╣реИ ?
рд╕рдпреБрдВрдХреНрдд рд╡реНрдпрдВрдЬрди рдХреА рдХрд┐рддрдиреА рд╕рдВрдЦреНрдпрд╛ рд╣реЛрддреА рд╣реИ